

INA186 具有使能引脚的双向、低功耗、零漂移、宽动态范围 电流感测放大器

1 特性

- 宽共模电压范围 V_{CM} :
 - 0.2V 至 +40V
- 低输入偏置电流 I_{IB} : 500 pA (典型值) (支持微安级电流测量)
- 低功耗 :
 - 低电源电压 V_S : 1.7V 至 5.5V
 - 低静态电流 I_Q : 48 μ A (典型值)
- 精度 :
 - 共模抑制比 : 120 dB (最小值)
 - 增益误差 E_G : $\pm 1\%$ (最大值)
 - 增益漂移 : 10 ppm/ $^{\circ}$ C (最大值)
 - 失调电压 V_{OS} : ± 50 μ V (最大值)
 - 失调漂移 : 0.5 μ V/ $^{\circ}$ C (上限)
- 双向电流检测功能
- 增益选项 :
 - INA186A1 : 25 V/V
 - INA186A2 : 50V/V
 - INA186A3 : 100V/V
 - INA186A4 : 200V/V
 - INA186A5 : 500V/V

2 应用

- 标准笔记本电脑
- 智能手机
- 消费类电池充电器
- 基带单元 (BBU)
- 商用网络和服务服务器 PSU
- 电池测试

3 说明

INA186 是一款低功耗电压输出电流感测放大器 (也被称为电流分流监控器)。此器件常用于过流保护、针对系统优化的精密电流测量或闭环反馈电路。INA186 可在独立于电源电压的 - 0.2V 至 +40V 的共模电压下感测分流器上的压降。


INA186 的低输入偏置电流允许使用较大的电流感测电阻器, 从而能够提供微安级的精确电流测量。零漂移架构的低失调电压扩展了电流测量的动态范围。此功能可支持较小的感应电阻器在具有较低功率损耗的同时, 仍提供精确的电流测量。

INA186 由 1.7V 至 5.5V 单电源供电, 在启用时消耗的最大电源电流为 90 μ A。提供了五种固定增益选项: 25V/V、50V/V、100V/V、200V/V 或 500V/V。该器件的额定工作温度范围为 - 40 $^{\circ}$ C 至 +125 $^{\circ}$ C, 并且采用 SC70、SOT-23-THIN 和 DSBGA 封装。SC70 和 SOT-23 (DDF) 封装支持双向电流测量, 而 DSBGA 封装仅支持单向电流测量。

表 3-1. 器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
INA186	SC70 (6)	2.00mm $\times$ 1.25mm
	SOT-23 (8)	2.90mm $\times$ 1.60mm
	DSBGA (6)	1.17mm $\times$ 0.765mm

(1) 如需了解所有可用封装, 请参阅产品说明书末尾的封装选项附录。



典型应用



内容

1 特性	1	7.4 器件功能模式	14
2 应用	1	8 应用和实现	18
3 说明	1	8.1 应用信息.....	18
4 修订历史记录	2	8.2 典型应用.....	23
5 引脚配置和功能	3	9 电源相关建议	24
6 规格	4	10 布局	25
6.1 绝对最大额定值.....	4	10.1 布局指南.....	25
6.2 ESD 等级.....	4	10.2 布局示例.....	25
6.3 建议运行条件.....	4	11 器件和文档支持	28
6.4 热性能信息.....	4	11.1 文档支持.....	28
6.5 电气特性.....	5	11.2 接收文档更新通知.....	28
6.6 典型特性.....	6	11.3 支持资源.....	28
7 详细说明	11	11.4 商标.....	28
7.1 概述.....	11	11.5 静电放电警告.....	28
7.2 功能方框图.....	11	11.6 术语表.....	28
7.3 特性说明.....	12	12 机械、封装和可订购信息	28

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (November 2019) to Revision B (July 2021)	Page
• 向数据表添加了 YFD (DSBGA) 封装和相关内容.....	1
• 更改了 概述 部分.....	11
• 向 功能方框图 中添加了 ENABLE 引脚信息.....	11
• 向 双向电流监测 部分添加了 REF 引脚信息.....	12
• 更改了 基本连接 部分中的图形.....	18
• 向 R_{SENSE} 和 器件增益选择 部分添加了 REF 引脚信息.....	19
• 向 布局示例 添加了 YFD (DSBGA) 布局示例.....	25
Changes from Revision * (April 2019) to Revision A (November 2019)	Page
• 向数据表添加了 DDF (SOT-23) 封装和相关内容.....	1

5 引脚配置和功能




图 5-1. DCK 封装 6 引脚 SC70 顶视图




图 5-2. YFD 封装 6 引脚 DSBGA 顶视图




图 5-3. DDF 封装 8 引脚 SOT-23 顶视图

表 5-1. 引脚功能

名称	引脚			类型	说明
	DCK (SC70)	DDF (SOT-23)	YFD (DSBGA)		
ENABLE	—	2	B3	数字输入	使能引脚。当此引脚驱动至 VS 时，器件开启并用作电流检测放大器。当此引脚驱动至 GND 时，器件关闭，电源电流减小，输出置于高阻抗状态。如果不使用该引脚，则必须从外部驱动它，或将它连接到 VS。仅限 DDF 和 YFD 封装。
GND	2	4	B2	模拟	接地
IN -	5	8	B1	模拟输入	电流检测放大器负输入。对于高侧应用，连接至检测电阻的负载侧。对于低侧应用，连接至检测电阻的接地侧。
IN+	4	7	A1	模拟输入	电流检测放大器正输入。对于高侧应用，连接至检测电阻的总线电压侧。对于低侧应用，连接至检测电阻的负载侧。
NC	—	6	—	—	无内部连接。可以悬空、接地或连接到电源。
OUT	6	5	A3	模拟输出	OUT 引脚。该引脚提供一个模拟电压输出，此电压输出是从 IN+ 引脚到 IN- 引脚的增益电压差，被施加到 REF 引脚的电压偏移。
REF	1	3	—	模拟输入	基准输入。可通过外部施加的电压实现双向电流检测。仅限 DCK 和 DDF 封装。没有 REF 引脚的器件在内部将 REF 节点接地。
VS	3	1	A2	模拟	电源，1.7 V 至 5.5 V

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_S	电源电压		6	V
V_{IN+} , V_{IN-}	模拟输入	差分电压 $(V_{IN+}) - (V_{IN-})$ ⁽²⁾	- 42	42
		V_{IN+} , V_{IN-} , 相对于 GND ⁽³⁾	GND - 0.3	42
V_{ENABLE}	ENABLE	GND - 0.3	6	V
	REF、OUT ⁽³⁾	GND - 0.3	$(V_S) + 0.3$	V
	进入任一引脚的输入电流 ⁽³⁾		5	mA
T_A	工作温度	-55	150	°C
T_J	结温		150	°C
T_{stg}	存储温度	- 65	150	°C

(1) 超出绝对最大额定值下列出的值的应力可能会对器件造成损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) V_{IN+} 和 V_{IN-} 分别为 IN+ 和 IN- 引脚上的电压。

(3) 如果那个引脚上的电流被限定在 5 mA，则任何引脚上输入电压都可能超过所显示的电压值。

6.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±3000
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1000

(1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{CM}	共模输入范围	GND - 0.2		40	V
V_{IN+} , V_{IN-}	输入引脚电压范围	GND - 0.2		40	V
V_S	运行电源电压	1.7		5.5	V
V_{REF}	基准引脚电压范围	GND		V_S	V
T_A	自然通风工作温度	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		INA186			单位
		YFD (DSBGA)	DCK (SC70)	DDF (SOT23)	
		6 引脚	6 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	141.4	170.7	137.2	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	1.1	132.7	38.4	°C/W
$R_{\theta JB}$	结至电路板热阻	45.7	65.3	57.1	°C/W
Ψ_{JT}	结至顶部特征参数	0.4	45.7	5.1	°C/W
Ψ_{JB}	结至电路板特征参数	45.3	65.2	56.6	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	不适用	不适用	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标应用报告](#)。

6.5 电气特性

$T_A = 25^\circ\text{C}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, 且 $V_{\text{ENABLE}} = V_S$ (除非另有说明)

参数		条件	最小值	典型值	最大值	单位
输入						
CMRR	共模抑制比	$V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{IN}+} = -0.1\text{V}$ 至 40V , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	120	150		dB
V_{OS}	失调电压, RTI ⁽¹⁾	$V_S = 1.8\text{V}$, $V_{\text{SENSE}} = 0\text{mV}$		-3	± 50	μV
dV_{OS}/dT	温漂, RTI	$V_{\text{SENSE}} = 0\text{V}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		0.05	0.5	$\mu\text{V}/^\circ\text{C}$
PSRR	电源抑制比, RTI	$V_{\text{SENSE}} = 0\text{mV}$, $V_S = 1.7\text{V}$ 至 5.5V		-1	± 10	$\mu\text{V}/\text{V}$
I_{IB}	输入偏置电流	$V_{\text{SENSE}} = 0\text{mV}$		0.5	3	nA
I_{IO}	输入失调电流	$V_{\text{SENSE}} = 0\text{mV}$		± 0.07		nA
输出						
G	增益	A1 器件		25		V/V
		A2 器件		50		
		A3 器件		100		
		A4 器件		200		
		A5 器件		500		
E_G	增益误差	$V_{\text{OUT}} = 0.1\text{V}$ 至 $V_S - 0.1\text{V}$		-0.04%	$\pm 1\%$	
	增益误差漂移	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		2	10	ppm/ $^\circ\text{C}$
	非线性误差	$V_{\text{OUT}} = 0.1\text{V}$ 至 $V_S - 0.1\text{V}$		$\pm 0.01\%$		
RVR	基准电压抑制比	$V_{\text{REF}} = 100\text{mV}$ 至 $V_S - 100\text{mV}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 2	± 10	$\mu\text{V}/\text{V}$
	最大容性负载	无持续振荡		1		nF
电压输出						
V_{SP}	相对于 V_S 电源轨的摆幅	$V_S = 1.8\text{V}$, $R_L = 10\text{k}\Omega$ 至 GND, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$(V_S) - 20$	$(V_S) - 40$	mV
V_{SN}	到 GND 的摆幅	$V_S = 1.8\text{V}$, $R_L = 10\text{k}\Omega$ 至 GND, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$, $V_{\text{SENSE}} = -10\text{mV}$, $V_{\text{REF}} = 0\text{V}$		$(V_{\text{GND}})+0.05$	$(V_{\text{GND}})1$	mV
V_{ZL}	零电流输出电压	$V_S = 1.8\text{V}$, $R_L = 10\text{k}\Omega$ 至 GND, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$, $V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{REF}} = 0\text{V}$		$(V_{\text{GND}})2$	$(V_{\text{GND}})10$	mV
频率响应						
BW	带宽	A1 器件, $C_{\text{LOAD}} = 10\text{pF}$		45		kHz
		A2 器件, $C_{\text{LOAD}} = 10\text{pF}$		37		
		A3 器件, $C_{\text{LOAD}} = 10\text{pF}$		35		
		A4 器件, $C_{\text{LOAD}} = 10\text{pF}$		33		
		A5 器件, $C_{\text{LOAD}} = 10\text{pF}$		27		
SR	压摆率	$V_S = 5.0\text{V}$, $V_{\text{OUT}} = 0.5\text{V}$ 至 4.5V		0.3		V/ μs
t_s	趋稳时间	从电流阶跃到最终值的 1% 以内		30		μs
噪声, RTI⁽¹⁾						
	电压噪声密度			75		nV/ $\sqrt{\text{Hz}}$
ENABLE						
I_{EN}	输入漏电流	$0\text{V} \leq V_{\text{ENABLE}} \leq V_S$		1	100	nA
V_{IH}	高电平输入电压	DDF 封装	$0.7 \times V_S$		6	V
V_{IL}	低电平输入电压		0		$0.3 \times V_S$	V
V_{HYS}	Hysteresis			300		mV
V_{IH}	高电平输入电压	YFD 封装	1.35		5.5	V
V_{IL}	低电平输入电压		0		0.4	V
V_{HYS}	迟滞			100		mV
I_{ODIS}	输出泄漏已禁用	$V_S = 5.0\text{V}$, $V_{\text{OUT}} = 0\text{V}$ 至 5.0V , $V_{\text{ENABLE}} = 0\text{V}$		1	5	μA
电源						

$T_A = 25^\circ\text{C}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, 且 $V_{\text{ENABLE}} = V_S$ (除非另有说明)

参数	条件	最小值	典型值	最大值	单位
I_Q	静态电流		48	65	μA
	$V_S = 1.8\text{V}$, $V_{\text{SENSE}} = 0\text{mV}$ $V_S = 1.8\text{V}$, $V_{\text{SENSE}} = 0\text{mV}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			90	μA
I_{QDIS}	静态电流已禁用 $V_{\text{ENABLE}} = 0\text{V}$, $V_{\text{SENSE}} = 0\text{mV}$		10	100	nA

(1) RTI = 以输入为参考。

6.6 典型特性

在 $T_A = 25^\circ\text{C}$ 时, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, $V_{\text{ENABLE}} = V_S$, 且适用于所有增益选项 (除非另有说明)




图 6-1. 增益与频率之间的关系




图 6-2. 电源抑制比与频率之间的关系




图 6-3. 共模抑制比与频率之间的关系




图 6-4. 输出电压摆幅与输出电流之间的关系

6.6 典型特性 (continued)

在 $T_A = 25^\circ\text{C}$ 时, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, $V_{\text{ENABLE}} = V_S$, 且适用于所有增益选项 (除非另有说明)




图 6-5. 输出电压摆幅与输出电流之间的关系




图 6-6. 输入偏置电流与共模电压之间的关系




图 6-7. 输入偏置电流与共模电压间的关系 (关断)




图 6-8. 静态电流与温度间的关系 (启用)




图 6-9. 静态电流与温度间的关系 (禁用)





图 6-10. 静态电流与共模电压之间的关系


6.6 典型特性 (continued)

在 $T_A = 25^\circ\text{C}$ 时, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, $V_{\text{ENABLE}} = V_S$, 且适用于所有增益选项 (除非另有说明)





A3 器件

图 6-11. 输入参考电压噪声与频率间的关系




A3 器件

图 6-12. 0.1Hz 至 10Hz 电压噪声 (以输入为参考)

 $V_S = 5.0\text{V}$, A3 器件图 6-13. 阶跃响应 (10mV_{pp} 输入阶跃)

A3 器件

图 6-14. 共模电压瞬态响应



A3 器件

图 6-15. 反相差分输入过载



 $V_S = 5.0\text{V}$, A3 器件

图 6-16. 同相差分输入过载


6.6 典型特性 (continued)

在 $T_A = 25^\circ\text{C}$ 时, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, $V_{\text{ENABLE}} = V_S$, 且适用于所有增益选项 (除非另有说明)




$V_S = 5.0\text{V}$, A3 器件

图 6-17. 启动响应




$V_S = 5.0\text{V}$, A3 器件

图 6-18. 欠压恢复




$V_S = 5.0\text{V}$, A3 器件

图 6-19. 启用和禁用响应




$V_S = 5.0\text{V}$, $V_{\text{REF}} = 2.5\text{V}$, A1 器件

图 6-20. $\text{IB}+$ 和 $\text{IB}-$ 与差分输入电压间的关系



$V_S = 5.0\text{V}$, $V_{\text{REF}} = 2.5\text{V}$, A2、A3、A4、A5 器件

图 6-21. $\text{IB}+$ 和 $\text{IB}-$ 与差分输入电压间的关系




$V_S = 5.0\text{V}$, $V_{\text{ENABLE}} = 0\text{V}$, $V_{\text{REF}} = 2.5\text{V}$

图 6-22. 输出泄漏与输出电压间的关系 (A1、A2 和 A3 器件)


6.6 典型特性 (continued)

在 $T_A = 25^\circ\text{C}$ 时, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_S = 1.8\text{V}$ 至 5.0V , $V_{\text{IN}+} = 12\text{V}$, $V_{\text{REF}} = V_S/2$, $V_{\text{ENABLE}} = V_S$, 且适用于所有增益选项 (除非另有说明)



$V_S = 5.0\text{V}$, $V_{\text{ENABLE}} = 0\text{V}$, $V_{\text{REF}} = 2.5\text{V}$

图 6-23. 输出泄漏与输出电压间的关系 (A4 和 A5 器件)



$V_S = 5.0\text{V}$, $V_{\text{CM}} = 0\text{V}$


图 6-24. 输出阻抗与频率间的关系

7 详细说明

7.1 概述

INA186 是一款低偏置电流、低失调电压、40V 共模电流检测放大器。DDF SOT-23 和 YFD DSBGA 封装还附带一个使能引脚。INA186 是一款专门设计的电流检测放大器，可在远超过电源电压的共模电压下精确测量电流检测电阻上产生的电压。电流是在输入电压轨 V_{IN+} 和 V_{IN-} 高达 40V、电源电压 V_S 低至 1.7V 的条件下测量的。禁用时，输出进入高阻抗状态，电源电流消耗降至 0.1 μ A 以下。INA186 适用于要求高精度和低电流消耗的低侧和高侧电流检测配置。

7.2 功能方框图



1. 仅 DDF 和 YFD 封装提供 ENABLE 引脚。
2. 不带 REF 引脚的 YFD 封装在内部将该节点连接到 GND。

7.3 特性说明

7.3.1 精密电流测量

INA186 允许在宽动态范围内进行精确的电流测量。该器件的高精度归因于低增益误差和失调电压规格。INA186 的失调电压小于 $\pm 50\mu\text{V}$ 。在这种情况下，当 $V_{\text{IN}+}$ 接近 $V_{\text{IN}-}$ 时，低失调电压可提高轻负载时的精度。低失调电压的另一个优势是能够使用值较低的分流电阻器，以降低电流检测电路中的功率损耗并提高最终应用的功效。

INA186 的最大增益误差指定为 $\pm 1\%$ 。当检测到的电压比失调电压大得多时，增益误差成为电流检测测量中的主要误差源。当器件监测接近满量程输出范围的电流时，总测量误差接近增益误差的值。

7.3.2 低输入偏置电流

INA186 不同于许多电流检测放大器，因为该器件提供非常低的输入偏置电流。INA186 的低输入偏置电流具有三个主要优势。

第一个优势是降低了器件消耗的电流。典型的电流检测放大器拓扑通常在输入端消耗数十微安的电流。对于这些放大器，输入电流是电阻器网络的结果，此网络用于设置增益和额外电流以偏置输入放大器。为将偏置电流降低到接近零，INA186 在输入级使用电容耦合放大器，然后在输出级使用差分放大器。

低偏置电流的第二个优势是能够在放大信号之前，使用输入滤波器来抑制高频噪声。在传统的电流检测放大器中，增加输入滤波器是以降低精度为代价的。但是，由于偏置电流较低，输入滤波器对 INA186 的测量精度影响很小。

低偏置电流的第三个优势是能够使用较大的电流检测电阻。这种能力使器件能够准确地监测低至 $1\mu\text{A}$ 的电流。

7.3.3 具有输出使能的低静态电流

该器件具有低静态电流 (I_Q)，同时仍提供足够的小信号带宽以在大多数应用中使用。INA186 的静态电流仅为 $48\mu\text{A}$ (典型值)，而在增益为 100 的情况下可提供 35kHz 的小信号带宽。低 I_Q 和良好的带宽使器件可以在许多便携式电子系统中使用，而不会过度消耗电池。由于许多应用只需要定期监测电流，因此 INA186 配备了使能引脚，此引脚直至需要时才开启器件。处于禁用状态时，INA186 通常消耗 10nA 的总电源电流。

7.3.4 双向电流监测

INA186 器件具有 REF 引脚，可以在两个方向上检测流经检测电阻的电流。双向电流检测能力是通过在 REF 引脚上施加电压以偏移输出电压来实现的。在输入端检测到的正差分电压会导致输出电压大于施加的基准电压。同样，输入端的负差分电压会导致输出电压小于施加的基准电压。使用 [方程式 1](#) 计算电流检测放大器的输出电压。

$$V_{\text{OUT}} = (I_{\text{LOAD}} \times R_{\text{SENSE}} \times \text{GAIN}) + V_{\text{REF}} \quad (1)$$

其中

- I_{LOAD} 是要监测的负载电流。
- R_{SENSE} 是电流检测电阻。
- GAIN 是所选器件的增益选项。
- V_{REF} 是施加到 REF 引脚的电压。

7.3.5 高侧和低侧电流检测

INA186 支持 -0.2V 至 $+40\text{V}$ 的输入共模电压。由于采用内部拓扑，因此共模范围不受电源电压 (V_S) 限制。由于能够在大于或小于 V_S 的共模电压下工作，图 7-1 显示了一个有关如何将 INA186 用于高侧和低侧电流检测应用的示例。




图 7-1. 高侧和低侧检测连接

7.3.6 高共模抑制

INA186 在前端使用电容耦合放大器。因此，直流共模电压被下游电路阻断，导致非常高的共模抑制。通常，INA186 的共模抑制大概为 150dB。INA186 具有抑制直流共模电压变化的能力，因此可在失调电压变化非常小的情况下监测高压和低压轨电流。

7.3.7 轨到轨输出摆幅

INA186 允许在输出接近电源轨和接地的情况下进行线性电流检测操作。到正电源轨的最大规定输出摆幅为 $V_S - 40\text{mV}$ ，到 GND 的最大规定输出摆幅仅为 $\text{GND} + 1\text{mV}$ 。接近电源轨的输出摆幅有助于更大幅度地扩大可用输出范围，尤其是在使用 1.8V 电源运行器件时。

7.4 器件功能模式

7.4.1 正常运行

INA186 在满足以下条件时处于正常运行状态：

- 电源电压 (V_S) 介于 1.7V 和 5.5V 之间。
- 共模电压 (V_{CM}) 在 $-0.2V$ 至 $+40V$ 的指定范围内。
- 最大差分输入信号乘以增益加上 V_{REF} 小于正摆幅电压 V_{SP} 。
- **ENABLE** 引脚被驱动至或连接到 V_S 。
- 最小差分输入信号乘以增益加上 V_{REF} 大于零负载摆幅至 **GND**，即 V_{ZL} (请参阅[轨到轨输出摆幅](#))。

对于不具有 **REF** 引脚的器件， V_{REF} 的值将为零。在正常运行期间，该器件生成一个输出电压，此电压是从 $IN+$ 至 $IN-$ 的差分电压加上施加到 **REF** 引脚上的电压的放大表示。

7.4.2 单向模式

该器件可配置为根据 **REF** 引脚的连接方式监测单向或双向流动的电流。图 7-2 显示了更常见的情况是单向模式，其中，当没有电流流过时，通过将 **REF** 引脚接地，将输出设置为地电平。当电流从总线电源流向负载时，从 $IN+$ 到 $IN-$ 的输入电压会增加，并导致 **OUT** 引脚的输出电压增加。




图 7-2. 典型的单向应用

输出级的线性范围受限于在零输入条件下输出电压接近地电平的程度。INA186 的零电流输出电压非常小，对于大多数单向应用，只是将 **REF** 引脚接地。但是，如果测得的电流乘以电流检测电阻和器件增益后小于零电流输出电压，则将 **REF** 引脚偏置到高于零电流输出电压的合适值，从而使输出处于器件的线性范围内。为了限制共模抑制误差，应缓冲连接到 **REF** 引脚的基准电压。

一种不太常用的输出偏置方法是将 **REF** 引脚连接到电源电压 V_S 。当不存在差分输入电压时，这种方法会导致输出电压在比电源电压低 40mV 时达到饱和。这种方法类似于当 **REF** 引脚接地时没有差分输入电压的输出饱和和低电平条件。此配置中的输出电压仅响应相对于器件 $IN-$ 引脚产生负差分输入电压的电流。在这些条件下，当负差分输入信号增加时，输出电压从饱和电源电压向下移动。施加到 **REF** 引脚上的电压不得超过 V_S 。

REF 引脚在单向运行中的另一个用途是对输出电压进行电平转换。图 7-3 显示了一个应用，其中器件地设置为负电压，从而可以测量偏置到负电源的电流（如光学网络卡中）。INA186 的 **GND** 可以设置为负电压，只要输入不违反共模范围规格且 V_S 和 **GND** 之间的电压差不超过 5.5V。在本例中，INA186 的输出馈送到正偏置模数转换器 (ADC)。通过将 **REF** 引脚接地，输出端的电压将为正且不会损坏 ADC。为确保输出电压始终不会变为负值，电源时序必须首先是正电源，然后是负电源。




图 7-3. 使用 REF 引脚对输出电压进行电平转换

7.4.3 双向模式

INA186 是一款双向电流检测放大器，能够在两个方向上测量流经电阻分流器的电流。这种双向监测在包含充电和放电操作的应用中很常见，在此类应用中，流过电阻的电流可能改变方向。




图 7-4. 双向应用

通过向 REF 引脚施加电压，图 7-4 显示了如何测量这一双向流动的电流。施加到 REF 的电压 (V_{REF}) 设置与零输入电平状态相对应的输出状态。然后，对于正差分信号（相对于 IN- 引脚），输出变为增至高于 V_{REF} ；而对于负差分信号，则变为降至低于 V_{REF} 。施加到 REF 引脚的这一基准电压可设置为 0V 至 V_S 之间的任何值。对于双向应用， V_{REF} 通常设置为 $V_S/2$ ，以便在两个电流方向上实现相等的信号范围。在某些情况下， V_{REF} 设置为 $V_S/2$ 以外的电压；例如，当双向电流和相应的输出信号无需对称时。

7.4.4 输入差分过载

如果差分输入电压 ($V_{IN+} - V_{IN-}$) 乘以增益超过电压摆幅规格，则 INA186 将其输出驱动至尽可能与正电源或地电平接近，并且不提供差分输入电压的精确测量。如果在正常电路运行期间发生此输入过载，则降低分流电阻器的阻值或使用带有所选检测电阻的较低增益版本，以避免这种运行模式。如果在受时间限制的故障事件中发生差分过载，则 INA186 输出将在消除故障条件后大概 80μs 返回到预期值。

7.4.5 关断

INA186 具有一个高电平有效 **ENABLE** 引脚，可在拉至接地时关断器件。当器件关断时，静态电流降至 10nA（典型值），输出进入高阻抗状态。在电池供电的应用中，当不需要电流测量时，低静态电流可延长电池寿命。当 **ENABLE** 引脚驱动至电源电压时，器件重新开启。启用时的典型输出稳定时间为 130μs。

禁用时，INA186 的输出进入高阻抗状态。图 7-5 显示了如何将 INA186 的多个输出连接到单个 ADC 或测量器件。

以这种方式连接时，一次只启用一个 INA186，并确保所有器件具有相同的电源电压。




图 7-5. 使用 **ENABLE** 引脚多路复用多个器件

8 应用和实现

备注


以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

当电流经电阻流向负载或接地时，INA186 放大在电流检测电阻器两端产生的电压。INA186 具有高共模抑制比，这使其可在宽范围的电压轨上使用，同时仍能维持精确的电流测量。

8.1.1 基本连接

图 8-1 显示了 INA186 的基本连接。将器件放置在尽可能靠近电流检测电阻的位置，并通过开尔文连接将输入引脚 (IN+ 和 IN-) 连接到电流检测电阻。如果使用 ENABLE 引脚，则必须在外部对其进行控制；如果不使用此引脚，则必须将其连接到 VS。



- A. 为帮助消除器件和模数转换器 (ADC) 之间的接地偏移量误差，请将 REF 引脚连接到 ADC 基准输入。当驱动 SAR ADC 时，在 INA186 直接连接到 ADC 之前对其输出进行滤波或缓冲。

图 8-1. 基本连接

8.1.2 R_{SENSE} 和器件增益选择

通过选择尽可能大的电流检测电阻，可以尽量提高任何电流检测放大器的精度。较大的检测电阻可在给定电流量下使差分输入信号达到最大，并减小失调电压的误差贡献。但是，由于电阻阻值和最大允许功率损耗不同，给定应用对于电流检测电阻的阻值大小存在一些实际限制。[方程式 2](#) 给出了电流检测电阻在给定功率损耗预算下的最大阻值。

$$R_{SENSE} < \frac{PD_{MAX}}{I_{MAX}^2} \quad (2)$$

其中：

- PD_{MAX} 是 R_{SENSE} 中的最大允许功率损耗。
- I_{MAX} 是将流过 R_{SENSE} 的最大电流。

电流检测电阻的阻值和器件增益的其他限制取决于电源电压 V_S 和器件摆幅至轨限制。为确保电流检测信号适当地传递到输出，必须检查正和负输出摆幅限制。[方程式 3](#) 提供了 R_{SENSE} 和 GAIN 的最大值，以便防止器件超过正摆幅限制。

$$I_{MAX} \times R_{SENSE} \times GAIN < V_{SP} - V_{REF} \quad (3)$$

其中：

- I_{MAX} 是将流过 R_{SENSE} 的最大电流。
- GAIN 是电流检测放大器的增益。
- V_{SP} 是数据表中指定的正输出摆幅。
- V_{REF} 是 REF 引脚上外部施加的电压。对于没有 REF 引脚的器件，该电压为零。

为了避免在选择 R_{SENSE} 的值时出现正输出摆幅限制，在检测电阻值与所考虑的器件增益之间总是存在权衡。如果为最大功率损耗选择的检测电阻太大，则可以选择增益较低的器件以避免正摆幅限制。

负摆幅限制对给定应用的检测电阻值可以小到何种程度施加了限制。[方程式 4](#) 提供了对检测电阻最小值的限制。

$$I_{MIN} \times R_{SENSE} \times GAIN > V_{SN} - V_{REF} \quad (4)$$

其中：

- I_{MIN} 是将流过 R_{SENSE} 的最小电流。
- GAIN 是电流检测放大器的增益。
- V_{SN} 是器件的负输出摆幅（请参阅[轨到轨输出摆幅](#)）。
- V_{REF} 是 REF 引脚上外部施加的电压。对于没有 REF 引脚的器件，该电压为零。

除了调节 R_{SENSE} 和器件增益之外，施加到 REF 引脚的电压还可以略微高于 GND，以避免负摆幅限制。

8.1.3 信号调节

当在嘈杂的环境中执行精确的电流测量时，通常会对电流检测信号进行滤波。INA186 具有低输入偏置电流。因此，可以在不牺牲电流检测精度的情况下向输入端添加差模滤波器。在输入端进行滤波是有利的，因为此操作会在信号放大之前衰减差分噪声。图 8-2 提供了一个示例，说明如何在器件的输入引脚上使用滤波器。




图 8-2. 输入引脚上的滤波器

图 8-2 显示差分输入阻抗 (R_{DIFF}) 限制了 R_F 的最大值。图 8-3 显示 R_{DIFF} 的值是器件温度的函数。




图 8-3. 差分输入阻抗与温度间的关系

随着检测电阻两端的压降 (V_{SENSE}) 增加, 输入滤波电阻器 (R_F) 两端的压降也增加。压降的增加会导致额外的增益误差。这些电阻器引起的误差由 [方程式 5](#) 所示的电阻分压器公式计算得出:

$$\text{Error}(\%) = \left(1 - \frac{R_{\text{DIFF}}}{R_{\text{SENSE}} + R_{\text{DIFF}} + (2 \times R_F)} \right) \times 100 \quad (5)$$

其中:

- R_{DIFF} 为差分输入阻抗。
- R_F 是串联滤波器电阻的增加值。

INA186 的输入级使用电容反馈放大器拓扑, 以实现高直流精度。因此, INA186 可能会放大振幅较大 (10mV 或更高) 和持续时间较长 (数百纳秒或更多) 的周期性高频分流电压 (或电流) 瞬态, 即使瞬态大于器件带宽也是如此。在这些应用中使用差分输入滤波器, 以尽可能减少 INA186 输出端的干扰。

INA186 的高输入阻抗和低偏置电流可在不影响电流测量精度的情况下, 为输入滤波器设计提供灵活性。例如, 设置 $R_F = 100 \Omega$ 和 $C_F = 22\text{nF}$, 可实现 36.2kHz 的低通滤波器转角频率。这些滤波器值可显著衰减输入端最需要的高频信号, 而不会严重影响电流检测带宽或精度。如果需要较低的转角频率, 则增加 C_F 的值。

对输入进行滤波可滤除检测电阻两端的差分噪声。如果需要解决高频共模噪声, 请在 OUT 引脚与接地之间添加一个 RC 滤波器。RC 滤波器有助于滤除差模和共模噪声以及器件内部产生的噪声。RC 滤波器的电阻值受负载阻抗限制。负载消耗的任何电流都表现为从 INA186 OUT 引脚到负载输入的外部压降。要为输出滤波器选择更佳的值, 请使用 [图 6-24](#) 并参阅 [使用 ZOUT 对负载感应放大器稳定性问题进行闭环分析应用报告](#)

8.1.4 共模瞬态电压

借助少量的附加电路，INA186 可用于承受的瞬态电压超过绝对最大额定电压的电路中。保护输入免受瞬态负压影响的最简单方法是添加与 IN- 和 IN+ 引脚串联的电阻器。使用 $1\text{k}\Omega$ 或更小的电阻器，并将 ESD 结构中的电流限制在 5mA 以下。例如，将 $1\text{k}\Omega$ 电阻器与 INA186 串联，可允许电压低至 -5V ，同时将 ESD 电流限制在 5mA 以下。如果需要防护高电压或更大的共模瞬态负压，则使用图 8-4 和图 8-5 所示的电路。实现这些电路时，仅使用齐纳二极管或齐纳型瞬态吸收器（有时也称为瞬态吸收器）；因为任何其他类型的瞬态吸收器都有不可接受的延时时间。首先添加一对用作齐纳二极管工作阻抗的电阻器（请参阅图 8-4）。请使用尽可能小的电阻器，通常为 100Ω 左右。对于使用多大的阻值会对增益产生影响，请参阅[信号调节](#)。该电路仅限制短期瞬态；因此，使用 100Ω 电阻器以及最低可接受额定功率的常规齐纳二极管可满足许多应用的要求。这个组合使用最少的电路板空间。这些二极管可使用小型的 SOT-523 或 SOD-523 封装。




图 8-4. 使用双齐纳二极管的瞬态保护

如果低功率齐纳二极管的瞬态吸收能力无法满足需求，必须使用功率更高的瞬态吸收器。更为高效的封装解决方案是在器件的输入端之间使用单个瞬态吸收器和背对背二极管，如图 8-5 所示。最节省空间的解决方案是在 SOT-523 封装或 SOD-523 封装中使用两个串联二极管。在图 8-4 和图 8-5 所示的任一示例中，带有所有保护元件的 INA186 所需的总电路板面积小于 SO-8 封装的面积，而且仅略微大于 VSSOP-8 封装的面积。




图 8-5. 使用单个瞬态吸收器和输入钳位进行瞬态保护

如需更多信息，请参阅[具有瞬态稳定性的电流分流监测器参考设计](#)。

8.2 典型应用

INA186 的低输入偏置电流可实现对小值电流的精确监测。为了精确监测微安级的电流，请增加检测电阻的值以增加检测电压，从而减小失调电压引入的误差。图 8-6 显示了用于监测低值电流的电路配置。由于 INA186 的差分输入阻抗，应将 R_{SENSE} 的值限制在 $1\text{k}\Omega$ 或更小，以获得更佳精度。




图 8-6. 微安电流测量

8.2.1 设计要求

表 8-1 列出了图 8-6 中所示电路的设计要求。

表 8-1. 设计参数

设计参数	示例值
电源电压 (V_S)	5V
总线电源轨 (V_{CM})	12V
最小检测电流 (I_{MIN})	$1\mu\text{A}$
最大检测电流 (I_{MAX})	$150\mu\text{A}$
器件增益 (GAIN)	25 V/V
基准电压 (V_{REF})	0V

8.2.2 详细设计过程

电流检测电阻的最大阻值是根据选择的增益、检测到的最大电流值 (I_{MAX}) 以及电源电压 (V_S) 计算得出的。在最大电流下运行时，输出电压不得超过正输出摆幅规格 V_{SP} 。对于给定的设计参数，使用[方程式 6](#) 计算出 R_{SENSE} 的最大值为 $1.321k\Omega$ 。

$$R_{SENSE} < \frac{V_{SP}}{I_{MAX} \times GAIN} \quad (6)$$

但是，由于此值超过了 R_{SENSE} 的最大建议值，因此，必须使用 $1k\Omega$ 的电阻值。当以最小电流值 I_{MIN} 运行时，输出电压必须大于摆幅至 GND (V_{SN}) 规格。对于本示例，使用[方程式 7](#) 计算最小电流下的输出电压，得出的结果为 $25mV$ ，这大于 V_{SN} 的值。

$$V_{OUTMIN} = I_{MIN} \times R_{SENSE} \times GAIN \quad (7)$$

8.2.3 应用曲线

[图 8-7](#) 显示了器件在[表 8-1](#) 中给出的条件下和 $R_{SENSE} = 1k\Omega$ 时的输出。




图 8-7. 典型应用直流传递函数

9 电源相关建议

INA186 的输入电路能够准确地测量超过电源电压 V_S 的电压。例如， V_S 可以为 $5V$ ，而 $IN+$ 和 $IN-$ 上的总线电源电压可高达 $40V$ 。但是， OUT 引脚的输出电压范围受 VS 引脚上的电压限制。INA186 还可在 $IN+$ 和 $IN-$ 输入引脚上承受高达 $40V$ 的全差分输入信号范围，无论器件是否在 VS 引脚上施加了电源。对于 V_S 和 V_{IN+} 或 V_{IN-} 没有时序控制要求。

10 布局

10.1 布局指南

- 使用开尔文连接或 4 线制连接将输入引脚连接到检测电阻器。这种连接技术可确保在输入引脚之间仅检测电流检测电阻的阻抗。电流检测电阻布线不良通常会导致在输入引脚之间出现额外的电阻。鉴于电流电阻的欧姆值非常低，任何额外的高载流阻抗都会导致严重的测量误差。
- 电源旁路电容器的位置应尽可能靠近器件电源引脚和接地引脚。建议使用 $0.1\mu\text{F}$ 的旁路电容器。可以添加额外的去耦电容以补偿噪声或高阻抗电源。
- 在为从电流检测电阻到器件的连接进行布线时，应尽可能缩短布线长度。输入滤波电容器 C_F 应尽可能靠近器件的输入引脚放置。

10.2 布局示例




图 10-1. SC70 (DCK) 封装的建议布局




图 10-2. SOT-23 (DDF) 封装的建议布局




图 10-3. DSBGA (YFD) 封装的建议布局

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅以下相关文档：德州仪器 (TI)，[INA186EVM 用户指南](#)

11.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

11.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

11.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。


ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。




YFD0006-C02

PACKAGE OUTLINE

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT**YFD0006-C02****DSBGA - 0.4 mm max height**

DIE SIZE BALL GRID ARRAY



NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. Refer to Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YFD0006-C02

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:50X

4224626/B 02/2019

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
INA186A1IDCKR	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E7	Samples
INA186A1IDCKT	ACTIVE	SC70	DCK	6	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E7	Samples
INA186A1IDDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZLW	Samples
INA186A1IDDFT	ACTIVE	SOT-23-THIN	DDF	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZLW	Samples
INA186A1IYFDR	ACTIVE	DSBGA	YFD	6	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 125	1IJ	Samples
INA186A2IDCKR	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E8	Samples
INA186A2IDCKT	ACTIVE	SC70	DCK	6	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E8	Samples
INA186A2IDDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZMW	Samples
INA186A2IDDFT	ACTIVE	SOT-23-THIN	DDF	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZMW	Samples
INA186A2IYFDR	ACTIVE	DSBGA	YFD	6	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 125	1IK	Samples
INA186A3IDCKR	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E9	Samples
INA186A3IDCKT	ACTIVE	SC70	DCK	6	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1E9	Samples
INA186A3IDDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZNW	Samples
INA186A3IDDFT	ACTIVE	SOT-23-THIN	DDF	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZNW	Samples
INA186A3IYFDR	ACTIVE	DSBGA	YFD	6	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 125	1IL	Samples
INA186A4IDCKR	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1EA	Samples
INA186A4IDCKT	ACTIVE	SC70	DCK	6	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1EA	Samples
INA186A4IDDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZOW	Samples
INA186A4IDDFT	ACTIVE	SOT-23-THIN	DDF	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZOW	Samples
INA186A4IYFDR	ACTIVE	DSBGA	YFD	6	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 125	1IM	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
INA186A5IDCKR	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1EB	Samples
INA186A5IDCKT	ACTIVE	SC70	DCK	6	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1EB	Samples
INA186A5IDDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZPW	Samples
INA186A5IDDFT	ACTIVE	SOT-23-THIN	DDF	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZPW	Samples
INA186A5IYFDR	ACTIVE	DSBGA	YFD	6	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 125	1IN	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF INA186 :

- Automotive : [INA186-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA186A1IDCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A1IDCKT	SC70	DCK	6	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A1IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A1IDDFR	SOT-23-THIN	DDF	8	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A1IYFDR	DSBGA	YFD	6	3000	178.0	8.4	0.84	1.27	0.46	4.0	8.0	Q2
INA186A2IDCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A2IDCKT	SC70	DCK	6	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A2IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A2IDDFR	SOT-23-THIN	DDF	8	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A2IYFDR	DSBGA	YFD	6	3000	178.0	8.4	0.84	1.27	0.46	4.0	8.0	Q2
INA186A3IDCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A3IDCKT	SC70	DCK	6	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA186A3IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A3IDDFT	SOT-23-THIN	DDF	8	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A3IYFDR	DSBGA	YFD	6	3000	178.0	8.4	0.84	1.27	0.46	4.0	8.0	Q2
INA186A4IDCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A4IDCKT	SC70	DCK	6	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A4IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A4IDDFT	SOT-23-THIN	DDF	8	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A4IYFDR	DSBGA	YFD	6	3000	178.0	8.4	0.84	1.27	0.46	4.0	8.0	Q2
INA186A5IDCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A5IDCKT	SC70	DCK	6	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
INA186A5IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A5IDDFT	SOT-23-THIN	DDF	8	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA186A5IYFDR	DSBGA	YFD	6	3000	178.0	8.4	0.84	1.27	0.46	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA186A1IDCKR	SC70	DCK	6	3000	180.0	180.0	18.0
INA186A1IDCKT	SC70	DCK	6	250	180.0	180.0	18.0
INA186A1IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA186A1IDDFT	SOT-23-THIN	DDF	8	250	210.0	185.0	35.0
INA186A1IYFDR	DSBGA	YFD	6	3000	220.0	220.0	35.0
INA186A2IDCKR	SC70	DCK	6	3000	180.0	180.0	18.0
INA186A2IDCKT	SC70	DCK	6	250	180.0	180.0	18.0
INA186A2IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA186A2IDDFT	SOT-23-THIN	DDF	8	250	210.0	185.0	35.0
INA186A2IYFDR	DSBGA	YFD	6	3000	220.0	220.0	35.0
INA186A3IDCKR	SC70	DCK	6	3000	180.0	180.0	18.0
INA186A3IDCKT	SC70	DCK	6	250	180.0	180.0	18.0
INA186A3IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA186A3IDDFT	SOT-23-THIN	DDF	8	250	210.0	185.0	35.0
INA186A3IYFDR	DSBGA	YFD	6	3000	220.0	220.0	35.0
INA186A4IDCKR	SC70	DCK	6	3000	180.0	180.0	18.0
INA186A4IDCKT	SC70	DCK	6	250	180.0	180.0	18.0
INA186A4IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA186A4IDDFT	SOT-23-THIN	DDF	8	250	210.0	185.0	35.0
INA186A4IYFDR	DSBGA	YFD	6	3000	220.0	220.0	35.0
INA186A5IDCKR	SC70	DCK	6	3000	180.0	180.0	18.0
INA186A5IDCKT	SC70	DCK	6	250	180.0	180.0	18.0
INA186A5IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA186A5IDDFT	SOT-23-THIN	DDF	8	250	210.0	185.0	35.0
INA186A5IYFDR	DSBGA	YFD	6	3000	220.0	220.0	35.0



SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/C 10/2022

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

2. This drawing is subject to change without notice.


3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT


DDF0008A

SOT-23 - 1.1 mm max height


PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:15X



NON SOLDER MASK
DEFINED



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4222047/C 10/2022

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/C 10/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.



4219510/A 11/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


YFD0006

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:40X




SOLDER MASK DETAILS
NOT TO SCALE

4219510/A 11/2019

NOTES: (continued)

- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. Refer to Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).



SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 SCALE:40X


4219510/A 11/2019

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

DCK (R-PDSO-G6)

PLASTIC SMALL-OUTLINE PACKAGE




4093553-4/G 01/2007

- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
 - Falls within JEDEC MO-203 variation AB.

DCK (R-PDSO-G6)

PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
 - D. Publication IPC-7351 is recommended for alternate designs.
 - E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司

X-ON Electronics

Largest Supplier of Electrical and Electronic Components

Click to view similar products for [Current Sense Amplifiers](#) **category:**

Click to view products by [Texas Instruments](#) **manufacturer:**

Other Similar products are found below :

[LT6100IMS8#TRPBF](#) [WS74285C-8/TR](#) [INA181A1IDCKR](#) [TP181A3-CR](#) [LTC6102IDD#TRPBF](#) [INA241A2IDR](#) [LMP8640MKE-F](#)
[INA296A1IDGKR](#) [NCS7030DM2G014R2G](#) [NCS7031DM1G020R2G](#) [NCV7031D1G020R2G](#) [NCV7030DM2G014R2G](#)
[NCV7031DM1G020R2G](#) [INA212BIDCKR](#) [TSC102IYPT](#) [MAX4080FAUA+T](#) [INA240A3PWR](#) [INA199C3DCKT](#) [LTC6102CMS8#TRPBF](#)
[LT6106CS5#TRPBF](#) [INA214CIDCKR](#) [AD8211WYRJZ-R7](#) [INA199C1DCKT](#) [INA199C3DCKR](#) [INA212BIRSWR](#) [INA199C2DCKR](#)
[INA212CIDCKT](#) [INA210CIDCKT](#) [INA214BQDCKRQ1](#) [INA199C3RSWR](#) [INA213CQDCKRQ1](#) [INA212CIDCKR](#) [INA211BQDCKRQ1](#)
[INA212CIRSWT](#) [INA231AIYFDR](#) [INA211CIRSWT](#) [INA213CIDCKR](#) [INA214CIRSWR](#) [INA240A3PW](#) [INA215BIDCKR](#)
[INA214CIDCKT](#) [NTE1609](#) [NTE955MC](#) [NTE955SM](#) [NTE978](#) [NTE978C](#) [NTE978SM](#) [AD8211YRJZ-RL7](#) [AD8214ARMZ-R7](#)
[AD8217BRMZ](#)